Carregando o concurso…
Um engenheiro está desenvolvendo um sistema embarcado de aquisição de dados que utiliza um microcontrolador com arquitetura ARM Cortex-M4. O sistema deve amostrar um sinal analógico de 0 a 5 V, com resolução de 12 bits, e armazenar as amostras em um buffer circular de 1024 posições. O microcontrolador opera com clock de 80 MHz e possui um ADC com tempo de conversão de 1,5 microssegundos por amostra. O engenheiro precisa garantir que o sistema seja capaz de amostrar o sinal a uma taxa de 100 kS/s (100.000 amostras por segundo) e, ao mesmo tempo, realizar o processamento digital em tempo real, que consome 60% do tempo de CPU. Considerando que o ADC e a CPU podem operar de forma concorrente (via DMA) e que o buffer circular deve ser gerenciado sem perda de dados, qual é a máxima taxa de amostragem que o sistema pode atingir, em kS/s, sem que haja sobrecarga do buffer ou perda de amostras?
Considere que o tempo de conversão do ADC é o único limitante para a taxa de amostragem e que o DMA não consome tempo de CPU.
Selecione uma alternativa pra criar sua conta e salvar o progresso.